Français
Temps: 2025/03/28
Parcourir: 1,892

Figure 1. Mémoire d'accès aléatoire dynamique synchrone (SDRAM)
Mémoire d'accès aléatoire dynamique synchrone (SDRAM) est un type de DRAM qui fonctionne en synchronisation avec l'horloge du système.Contrairement à la mémoire asynchrone, il attend un signal d'horloge avant d'exécuter des commandes, ce qui améliore la vitesse et la précision de synchronisation.
Lorsque le CPU envoie une demande, SDRAM répond sur le cycle d'horloge suivant.Cet alignement garantit que la mémoire lit, écrit et des rafraîchissements se produisent en étape avec le processeur, réduisant les erreurs et les retards.
Introduit dans le 1990, SDRAM a résolu les problèmes de synchronisation trouvés dans la mémoire antérieure en synchronisant toutes les actions internes comme l'activation des lignes et le transfert de données avec l'horloge externe.
Il prend également en charge la commutation bancaire, permettant à plusieurs opérations de s'exécuter en parallèle, ce qui augmente l'efficacité des systèmes multitâches.Malgré ces avantages, SDRAM utilise les mêmes composants de base que le DRAM traditionnel, en gardant les choses simples et rentables pour un large éventail d'appareils.

Figure 2. Double débit de données (DDR)
Double débit de données (DDR) La mémoire est conçue pour déplacer les données plus rapidement et plus efficacement que les types de mémoire antérieurs.Il est utile dans les ordinateurs de bureau, ordinateurs portables et serveurs modernes, où il transfère de grands volumes de données entre la mémoire système et le processeur avec un retard minimal.
DDR est officiellement connu comme Mémoire d'accès aléatoire dynamique à double débit de données (DDR SDRAM).Comme SDRAM, il fonctionne en synchronisation avec l'horloge du système, mais avec une différence principale, il envoie des données sur les bords montant et tombant du signal d'horloge.En un seul cycle, il complète deux transferts de données au lieu d'un, doubler efficacement la bande passante sans modifier la vitesse d'horloge.
Ce à double bord Le transfert permet de déplacer plus de données à chaque tique d'horloge, ce qui améliore le débit sans augmenter les demandes d'énergie.En conséquence, DDR atteint des performances plus élevées tout en maintenant l'efficacité.Ce n'est pas la vitesse de l'horloge qui définit le DDR, mais sa capacité à utiliser le cycle d'horloge plus efficacement.
DDR agit comme un pont entre le CPU et le contrôleur de mémoire.Dans les plates-formes antérieures, ce contrôleur faisait souvent partie du pont nord de la carte mère.Lorsque des données sont demandées, DDR reçoit la commande et commence à les transférer à travers le bus.Bien que les modules DDR peuvent fonctionner à des vitesses d'horloge de base comme 200 MHz, le mécanisme à double bord signifie que le débit de données effectif est plus proche de 400 MT / s (méga transferts par seconde).
Ce qui rend DDR largement adopté n'est pas seulement la vitesse.Il établit également un bon équilibre entre les performances, les coûts et la consommation d'énergie.Cela signifie utiliser moins d'énergie, obtenir des performances plus rapides et maintenir les coûts matériels bas.
Alors que les charges de travail sont devenues plus complexes et que les demandes de mémoire ont augmenté, le DDR a évolué.Chaque nouvelle génération DDR2, DDR3, DDR4 et au-delà a augmenté les vitesses d'horloge, une capacité accrue et une tension de fonctionnement réduite.Ces améliorations permettent aux systèmes modernes de gérer des charges de données plus importantes tout en gardant la consommation d'énergie sous contrôle.
L'évolution de DDR garantit que la mémoire peut suivre les processeurs plus rapides, les logiciels plus exigeants et les ensembles de données plus importants.Il continue de servir de squelette de mémoire pour tout, des ordinateurs domestiques aux serveurs d'entreprise.

Figure 3. Mémoire d'accès aléatoire dynamique (DRAM)
Mémoire d'accès aléatoire dynamique (DRAM) est un type de mémoire volatile utilisée dans presque tous les ordinateurs modernes, des ordinateurs de bureau et des ordinateurs portables aux appareils intégrés.Sa popularité provient d'une conception qui permet une densité de données élevée à un coût relativement faible, ce qui le rend idéal en tant que mémoire système principale sur une large gamme de plates-formes.
DRAM a été inventé par Robert Dennard en 1968 et commercialisé dans le 1970 par Intel®.Son architecture est basée sur une méthode de stockage très compacte: chaque bit de données est maintenue par un seul paire de condensateur-transistor.Le condensateur stocke la charge électrique pour représenter un 1 et ne détient aucun frais pour un 0, tandis que le transistor agit comme une porte qui contrôle l'accès au bit.
Du point de vue de la conception du système, le DRAM fournit un accès aléatoire, ce qui signifie que tout emplacement de données peut être atteint directement sans numériser à travers une autre mémoire.Lorsque le CPU demande une adresse spécifique, le DRAC réagit rapidement, quel que soit le lieu où ces données se trouvent sur la puce.Ce comportement garantit un moment cohérent, ce qui est grave pour les performances dans les systèmes multitâches.
Ce qui rend DRAM encore plus pratique, c'est sa structure cellulaire simple, qui contient plus de mémoire dans moins d'espace par rapport à d'autres types comme SRAM.Cette efficacité se traduit par un coût plus faible par bit et permet de grandes capacités de mémoire sans nécessiter de biens immobiliers en silicium massif.
DRACHME a évolué en réponse aux demandes de système croissantes. DRAM synchrone (SDRAM) Ajout d'un contrôle basé sur l'horloge pour une meilleure synchronisation. Double débit de données (DDR) La mémoire a suivi, offrant un transfert de données beaucoup plus rapide en utilisant les deux bords du signal d'horloge.Ces types plus récents maintiennent la structure centrale de DRAM mais augmentent la bande passante et la réactivité pour correspondre aux vitesses du processeur modernes.
Les systèmes d'aujourd'hui dépendent fortement de DRAM à haute capacité pour gérer tout, des onglets du navigateur et de l'édition vidéo aux charges de travail en IA et au traitement en temps réel.DDR4 est devenu la norme pour la plupart des applications, tandis que DDR5 soutenu par le support des processeurs Intel et AMD offre des vitesses encore plus rapides et une meilleure efficacité de puissance, marquant la prochaine étape de l'évolution de la mémoire.
Le dram précoce a utilisé un 3-transistor (3T) cellule pour stocker un peu de données.Cette conception comprenait deux transistors d'accès et un transistor de stockage.Les transistors d'accès ont aidé à contrôler comment les signaux ont atteint le transistor de stockage, qui tiendrait soit une charge (pour un 1) ou ne pas tenir une charge (pour un 0).
Ces transistors ont été organisés dans un réseau.Les lignes de mots fonctionnaient sur le côté pour choisir des lignes spécifiques, et les lignes de bits fonctionnaient verticalement pour déplacer les données dans et sortir.Lorsque le contrôleur de mémoire voulait lire ou écrire des données, il a sélectionné une cellule spécifique en choisissant une ligne et une colonne à travers ces lignes.
Pendant une écriture, le système a envoyé une tension à un transistor (appelé m1), permettant au courant d'atteindre le transistor de stockage (M3) et chargez-le.Une fois les données stockées, la ligne de contrôle a été abaissée.Au fil du temps, la charge s'est lentement coulée.Cette perte de charge progressive est la raison pour laquelle DRAM est appelé dynamique dont il doit actualiser régulièrement les données pour le garder en sécurité.

Figure 4. DRAM 3-transistor (3T)
Bien que cette conception 3T soit rarement utilisée aujourd'hui, elle a contribué à façonner des cellules de mémoire plus compactes.Il est toujours utile pour comprendre comment le DRAM gère les données en utilisant la charge électrique et un calendrier précis.
Le dram moderne utilise un design plus compact appelé le 1-transistor 1 condensateur (1T1C) Cell, qui est maintenant la norme.Il prend moins d'espace, est moins cher à produire et fonctionne bien dans les grandes puces de mémoire.
Un petit transistor est connecté à un minuscule condensateur qui stocke le bit.La porte du transistor se connecte à la ligne de mots et la source se connecte à la ligne de bits.Au cours d'une écriture, le transistor est activé afin que le courant puisse charger le condensateur.Le niveau de charge indique au système si le bit est un 1 ou un 0.
La lecture des données de ce type de cellule est différente.Il utilise une lecture destructrice, ce qui signifie que l'acte de lecture efface également la charge.Le condensateur partage brièvement sa charge stockée avec la ligne de bits pour montrer sa valeur, mais cela supprime la charge.Ainsi, le système doit immédiatement actualiser les données après chaque lecture pour éviter de les perdre.
Même lorsqu'il n'est pas utilisé, le condensateur perd lentement la charge avec le temps.C’est pourquoi le DRAM doit être rafraîchi souvent généralement toutes les quelques millisecondes pour s’assurer que les données ne s’évanouissent pas.Le contrôleur de mémoire les gère automatiquement en arrière-plan.
Le 1T1C La conception est simple et économique d'espace, ce qui signifie que plus de mémoire peut s'adapter sur une seule puce.Cela maintient les coûts bas tout en permettant à la taille de la mémoire de croître.
Cette conception fonctionne bien sur de nombreux appareils, des smartphones aux grands serveurs où la vitesse, la taille et la puissance utilisent toutes les matières.Parce qu'il offre un bon équilibre entre les performances, l'efficacité et la fiabilité, la cellule DRAM 1T1C reste au cœur de la technologie de la mémoire d'aujourd'hui.
DRAM (mémoire dynamique d'accès aléatoire), est composé de petites parties appelées cellules de mémoire.Ces cellules sont disposées en rangées et colonnes, un peu comme une grande grille.Le DRAM doit gérer beaucoup d'emplois à la fois - comme lire des données, écrire de nouvelles données et rafraîchir ce qui est déjà stocké - il doit donc être organisé et rapide.
Pour économiser de l'espace et éviter d'utiliser trop de fils, DRAM réutilise les mêmes lignes de connexion pour choisir les lignes et les colonnes.C'est ce qu'on appelle «l'adressage multiplexé».Cela signifie qu'au lieu d'avoir un fil séparé pour chaque ligne et colonne, les mêmes fils sont utilisés deux fois - une fois pour la ligne, une fois pour la colonne.
Deux signaux aident à ceci: l'un appelé Ras (Adresse de ligne stroboscope) et l'autre CAS (Adresse de colonne stroboscopique).Lorsque RAS est bas, la mémoire verrouille l'adresse de la ligne.Lorsque CAS est bas, il fait de même pour la colonne.Ces deux étapes aident la mémoire à déterminer exactement la cellule que vous essayez d'atteindre.
À l'intérieur de la mémoire, les minuscules condensateurs contiennent des charges électriques.Ces charges représentent des données, soit un 1 ou un 0. Mais la charge est très petite et difficile à lire directement.Ainsi, la mémoire utilise des pièces supplémentaires, comme des amplificateurs de sens, pour aider. Les amplificateurs de sens fonctionnent comme de minuscules aides.Lorsqu'une ligne est choisie, ils ont lu les signaux faibles des condensateurs et les boostent afin qu'ils soient faciles à comprendre.Ils gardent également les données en sécurité pendant une courte période, car la lecture d'une cellule de mémoire efface ses données.C’est pourquoi les amplificateurs de sens renvoient rapidement les données à la cellule après l’avoir lu.
Mais ce processus prend du temps.Si la ligne dont vous avez besoin n'est pas déjà active, la mémoire doit d'abord l'activer.Cela ajoute un peu de retard.Ce retard est appelé la latence CAS - c'est le temps qu'il faut de demander aux données de l'obtenir.
Lorsque Ras est utilisé pour activer une ligne, les amplificateurs de sens lisent la ligne entière à la fois.Cette étape prend un peu plus de temps, car les signaux sont si faibles et ont besoin d'une lecture minutieuse.Mais une fois la ligne active, vous pouvez rapidement saisir toutes les données de cette ligne en utilisant CAS.
Pour cette raison, accéder à une ligne avec RAS prend généralement plus de temps que l'utilisation de CAS pour obtenir des données à partir d'une ligne déjà active.Ces petits retards affectent la vitesse à laquelle DRAM peut fonctionner.DRAM asynchrone, qui ne suit pas un calendrier de synchronisation fixe, fonctionne généralement à des vitesses jusqu'à environ 66 MHz.
| Fonctionnalité | DRACHME | Sdram |
| Inventeur | Dr Robert Dennard, IBM, 1967 | A évolué à partir de DRAM, les années 1990 |
| Type de cellule | Transistor unique et condensateur | Identique à DRAM |
| Méthode de stockage | Les données de stockage d'un condensateur nécessitent une rafraîchissement régulière | Identique à DRAM |
| Synchronisation | Asynchrone - fonctionne indépendamment de l'horloge système | Synchrone - s'aligne sur l'horloge du système |
| Dépendance à l'horloge | Non lié à l'horloge, moins prévisible | Attend le signal d'horloge, un timing plus précis |
| Vitesse | Plus lent en raison du manque de synchronisation | Plus rapide avec le pipeline et la synchronisation |
| Gestion des instructions | Traite une instruction à la fois | Utilise du pipeline pour plusieurs instructions |
| Déborder | Débit plus bas | Plus élevé en raison de l'accès bancaire parallèle |
| Consommation d'énergie | Utilisation de base plus faible | Légèrement plus élevé en raison du contrôle du synchronisation |
| Complexité | Design plus simple | Plus complexe, nécessite une logique de synchronisation |
| Cas d'utilisation | Utilisé dans les systèmes plus anciens ou bas de gamme | Commun dans les PC, les ordinateurs portables et les serveurs |
| Popularité | Moins populaire aujourd'hui | Plus largement utilisé |
| Fonctionnalité | Sdram | DDR |
| Tension | 3,3 volts | 2,5 volts (standard), 1,8 volts (basse tension) |
| Vitesse | 66 MHz, 100 MHz, 133 MHz | 200 MHz, 266 MHz, 333 MHz, 400 MHz |
| Modules | DIMM 168 broches | DIMM 184 broches, sodimm à 200 broches, microdimm à 172 broches |
| Signal d'horloge | Utilise uniquement le bord montant pour le transfert de données | Transfère les données sur les bords montant et tombant |
| Taux de transfert | Ralentissez;fonctionne à des fréquences plus basses | Plus rapide;double efficacement le débit de données |
| Spécifications physiques | 168 broches, deux encoches | 184 broches, encoche à une seule fois |
| Taux d'horloge | 133, 166 et 200 MHz | 266, 333 et 400 MHz |
| Bande passante | PC-100, PC-133 | PC-2100, PC-2700, PC-3200 |
| Générations | Sorti en 1993 | Publié en 2000;suivi par DDR2, DDR3, DDR4, DDR5 |
| Vitesse d'horloge | Doit correspondre à la compatibilité de la carte mère | Doit se synchroniser avec le bus système |
| Année de sortie | 1993 | 2000 |
| Stroboscopes de données | Deux encoches au connecteur | Simple |
| Succédé à | DDR (DDR1) | Ddr2 |
| Fonctionnalité | DDR | Ddr2 | Ddr3 | Ddr4 |
| Fréquence d'horloge interne | 133–200 MHz | 133–200 MHz | 133–200 MHz | 133–200 MHz |
| Tarif d'horloge de bus | 133–200 MHz | 266–400 MHz | 533–800 MHz | 1066–1600 MHz |
| Taille de la précoce | 2n | 4n | 8n | 8n |
| Taux de données | 266–400 Mt / s | 533–800 MT / S | 1066–1600 Mt / s | 2133–3200 MT / S |
| Taux de transfert | 2,1–3,2 Go / s | 4.2–6,4 Go / s | 8.5–14.9 Go / s | 17–21,3 Go / s |
| Tension de fonctionnement | 2,5 / 2,6 V | 1,8 V | 1,35 / 1,5 V | 1,2 V |
| Performance | Opérations de mémoire de base | Bande passante et efficacité améliorées | Multitâche haute performance | Vitesse plus élevée, utilisation de puissance inférieure |
| Efficacité énergétique | Faible | Modéré | Haut | Très haut |
| Latence | Latence à faible cycle | Plus élevé que DDR | Latence / vitesse équilibrée | Amélioration du calendrier d'accès |
| Cas d'utilisation | Systèmes hérités | PCS du milieu des années 2000, intégrés | PCS modernes, serveurs | Systèmes à haute performance |
| Année de sortie | 2000 | 2003 | 2007 | 2014 |
| Successeur | Ddr2 | Ddr3 | Ddr4 | Ddr5 |

Figure 6. Interface DDR SDRAM

Figure 7. Comparaison DDR2, DDR3, DDR4
| Fonctionnalité | Sdram | DDR (Double Data Rate SDRAM) | DRAM (RAM dynamique) |
| Nom et prénom | RAM dynamique synchrone | Double RAM dynamique synchrone du débit de données | Mémoire d'accès aléatoire dynamique |
| Synchronisation | Synchronisé avec l'horloge système | Synchronisation avec l'horloge (bords montant et tombant) | Asynchrone (pas basé sur l'horloge) |
| Taux de transfert de données | Débit de données unique | Double débit de données | Taux standard |
| Vitesse | Modéré | Haut | Rapide (pour la technologie précoce) |
| Latence | Plus élevé que DDR | Latence inférieure | Faible mais incohérent |
| Bande passante | Modéré | Plus haut | Élevé (pour sa simplicité) |
| Consommation d'énergie | Plus bas que DDR | Plus haut;améliore les versions DDR | Modéré |
| Tension | 3.3 V | 2,5 V à 1,2 V (DDR à DDR4) | 5V ou 3,3 V |
| Modules de mémoire | DIMM 168 broches | 184 broches (DDR), 240 broches (DDR2 / 3), 288 broches (DDR4) | Divers types hérités |
| Taille de la précoce | 1N (pas de pré-feste) | 2n à 8n (DDR - DDR4) | Aucun |
| Dépendance à l'horloge | Attend le bord de l'horloge montant | Utilise les deux bords d'horloge | Indépendant |
| Cas d'utilisation | PCS hérités, ordinateurs de bureau à petit budget | Systèmes et serveurs modernes | Anciens systèmes, applications intégrées |
| Coût | Inférieur | Modéré à élevé | Plus élevé (fabrication plus ancienne) |
| Compatibilité | Limité (obsolète) | Largement soutenu | Très limité |
| Évolutivité | Limité | Très évolutif | Pas évolutif |
| Période de libération | Au milieu des années 1990 | 2000 | 1970 - Au début des années 90 |
| Actualisé automatiquement | Oui | Oui | Oui |
| Successeur | DDR | DDR2, DDR3, DDR4, DDR5 | Sdram |
DRAM, SDRAM et DDR ont tous contribué à rendre les ordinateurs plus rapides et plus efficaces.SDRAM a amélioré le timing, tandis que les données DDR ont fait bouger les données plus rapidement avec moins de puissance.À mesure que la mémoire doit augmenter, des versions plus récentes comme DDR4 et DDR5 répondent aux demandes modernes.Connaître la différence peut vous aider à choisir la bonne mémoire pour votre appareil.
La mémoire volatile comme DRAM perd toutes les données stockées lorsque l'ordinateur est désactivé.La mémoire non volatile, telle que SSDS ou Drives Flash, conserve les données même après la perte de puissance.
DRAM stocke les données à l'aide de charges électriques dans de minuscules condensateurs, qui fuient lentement.Pour éviter la perte de données, le DRAM doit actualiser la charge dans chaque cellule toutes les quelques millisecondes.
Non. Chaque génération DDR (DDR2, DDR3, DDR4, DDR5) a une disposition physique et une tension physique différente.Vous ne pouvez pas les mélanger ou les échanger sur la même carte mère.
Vous pouvez vérifier les spécifications de votre système via les paramètres de votre ordinateur ou en utilisant des outils gratuits comme CPU-Z.Votre modèle de carte mère et votre processeur aident également à déterminer les types de RAM pris en charge.
Plus de RAM aide lorsque vous multitâche ou exécutez des applications à mémoire de mémoire.Mais ajouter trop au-delà de ce dont votre système a besoin n'augmentera pas toujours les performances.
La bande passante de la mémoire est la quantité de données que la RAM peut se déplacer par seconde.Une bande passante plus élevée améliore les performances des tâches comme l'édition vidéo, les jeux ou l'exécution de grandes applications.
Vous pouvez les mélanger, mais votre système exécutera tout RAM à la vitesse du bâton le plus lent.Pour les meilleurs résultats, utilisez la taille et la vitesse de correspondance dans toutes les emplacements.
La plupart des smartphones et des tablettes utilisent la mémoire LPDDR (DDR à faible puissance), qui est conçue pour enregistrer la batterie tout en offrant des vitesses de données rapides pour les tâches mobiles.
CAP CER 5100PF 100V X7R 1206
CAP TANT 0.47UF 20% 50V RADIAL
CAP CER 5.8PF 25V S2H 0201
IC ADC 10BIT PIPELINED 257BGA
IC FLASH 1MBIT PARALLEL 32TSOP
IGBT Modules
TLP666GF TOSHIBA
CM3628A3OP-AD3 CAPELLA
MEC1300-NU-TR SMSC
UM2001A-2 UMORE
PMB7850V3.1H INFINEON
IC FLASH 512MBIT SPI/QUAD 8WSON

