Cerebras introduit le processus 7 nm dans ses puces de niveau wafer

CerebrasSystems a lancé l'année dernière une puce d'apprentissage en profondeur au niveau de la tranche, CerebrasWSE (WaferScaleEngine), d'une taille de 215 × 215 millimètres carrés. Occupe presque la taille d'une plaquette entière. La puce entière a 1,2 billion de transistors et 400 000 cœurs. La taille de la puce atteint 46 225 millimètres carrés, soit 56 fois plus grande que le plus grand cœur GPU actuel. Cerebras continue d'établir de nouveaux records.

Lors de la conférence HotChips de cette année, Cerebras a déclaré que la puce entière peut désormais avoir 2,6 billions de transistors et 850 000 cœurs, ce qui est plus du double des spécifications précédentes. Cependant, la méthode de mise en œuvre est en fait très "simple", car la puce de l'année dernière a été fabriquée en utilisant le processus 16 nm de TSMC, et n'a plus qu'à être remplacée par la dernière technologie de processus 7 nm de TSMC pour réaliser un tel exploit. La société a déclaré qu'elle avait déjà utilisé la nouvelle puce en laboratoire.

Bien entendu, cette nouvelle puce au niveau de la tranche de deuxième génération aura toujours la même surface de puce que la première génération, après tout, elle est limitée par la taille de la tranche. En outre, la société devrait augmenter la capacité de mémoire interne de la puce et renforcer le taux d'interconnexion de la puce pour augmenter la bande passante de transmission de données au sein de la puce. La puce de première génération de l'année dernière avait une bande passante mémoire de 9 Po / s, et le TDP d'une telle puce était de 15 kW.

En plus des applications de fabrication de puces informatiques telles que Cerebras, les puces de niveau wafer ont également des applications en stockage. La nouvelle recherche menée par Kioxia (anciennement Toshiba Storage) consiste à produire directement des disques SSD de niveau wafer en sautant toutes les opérations de découpe, d'assemblage et d'emballage dans les méthodes de fabrication traditionnelles de mémoire flash et de SSD, ce qui peut réduire considérablement les coûts de fabrication. Et le délai de livraison, et obtenez une solution de stockage de données de masse haute performance.

Cependant, bien que Kioxia ait proposé le concept de "lecteur à état solide au niveau de la tranche", il en est encore au stade de développement précoce, et il est encore très tôt sur le marché et l'application réels. La puce de niveau wafer qui attire actuellement l'attention est toujours CerebrasWSE, et plus d'informations sur le CerebrasWSE de deuxième génération ne peuvent être connues que lorsque l'entreprise annonce le produit final.